摘要：本发明涉及一种冗余时钟开关电路(100)，包括两个延迟电路( 102、104)和控制逻辑(106)。 第一延迟电路(102)配置为对第一时钟信号(108)进行延迟，以产生第一延迟时钟信号(112)；第二延迟电路(104)配置为对第二时钟信号(110)进行延迟，以产生第二延迟时钟信号( 114)。控制逻辑(106)配置为控制各延迟电路( 102、104)以维持第一和第二延迟时钟信号( 112、114)之间的相位对准。 控制逻辑(106)还配置为选择第一和第二延迟时钟信号( 112、14)的其中之一作为输出时钟信号(116)。`h[s^Apa{] 插座网 http://www.chazuo.com.cn/
作者：S.麦科伊 （惠普开发有限公司）`h[s^Apa{] 插座网 http://www.chazuo.com.cn/
`h[s^Apa{] 插座网 http://www.chazuo.com.cn/